DIALOG(R) File 347: JAPIO (c) 2002 JPO & JAPIO. All rts. reserv.

02191639 **Image available**

MANUFACTURE OF SOI-STRUCTURE SEMICONDUCTOR DEVICE

PUB. NO.: **62** -108539 [JP 62108539 A]

PUBLISHED: May 19, 1987 (19870519)

INVENTOR(s): KANEKO SHINICHIRO

OTOI FUMIO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan) 60-247944 [JP 85247944]

APPL. NO.: 60-247944 [JP 85247944] FILED: November 07, 1985 (19851107)

INTL CLASS: [4] H01L-021/76; H01L-021/84; H01L-027/12
JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL: Section: E, Section No. 549, Vol. 11, No. 314, Pg. 106,

October 13, 1987 (19871013)

ABSTRACT

PURPOSE: To inhibit the generation of dislocation-defects to an silicon island by forming the single crystal N-type silicon island onto the surface of a P-type silicon substrate, changing low-concentration and high-concentration P-type layers into porous silicon layers through anodizing treatment and converting the layers into porous silicon oxide film layers.

CONSTITUTION: A high-concentration P-type layer 12 and a P-type layer 13 in concentration lower than the layer 12 are shaped on the surface side of a P-type silicon substrate 11. An N-type epitaxial layer and a desired single crystal N-type silicon island 14 are formed onto the surface of the substrate 11, and the layers 13 and 12 are turned into porous silicon layers 15, 16 through anodizing treatment. The density of the layer 16 is made comparatively large and the density of the layer 15 small. The layers 15, 16 are changed into porous silicon oxide film layers 17, 18 through thermal oxidation treatment, and the N-type silicon island 14 insulated and isolated by the layers 17, 18 is obtained. Accordingly, the porous silicon layers just under the island 14 have small density, thus inhibiting dislocations and defects generated in the island 14.

DIALOG(R) File 351: Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

007178452

WPI Acc No: 1987-175461/ 198725

Stable functional SOI structured semiconductor prodn. - involves N-channel silicon islands on P-type dense(less) impurity layers, anodising dopant films and transforming NoAbstract Dwg 0/2

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 62108539 A 19870519 JP 85247944 A 19851107 198725 B

Priority Applications (No Type Date): JP 85247944 A 19851107 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 62108539 A 9

⑲日本国特許庁(JP)

10 特許出願公開

砂公開特許公報(A)

昭62-108539

Mint Cl.4

識別記号

庁内整理番号

母公開 昭和62年(1987)5月19日

H 01 L 21/76 21/84 27/12

P-7131-5F

7514-5F 審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

SOI構造半導体装置の製造方法

②特 顧 昭60-247944

空出 願 昭60(1985)11月7日

砂発明者 金子

信 一 郎

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

切。発明者 音居 文雄 切出願人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

19代理人 弁理士 菊池 弘



明 船 書

1. 発明の名称

SOI構造半導体装置の製造方法

2. 停許請求の範囲

(a) P 型シリコン 基板の表面倒に、所定限さに高 硬度 P 型層、 これより上の表面部に、 許記高値度 P 型層よりは低機度の P 型層を形成する工程と、

(b) そのP型シリコン基板の表面上に単結晶N型シリコン島を形成する工程と、

(c) その後、前記低機度・高機度 P 型層を帰極化成処理により多孔質シリコン層とする工程と、

(d) その後、前記多孔質シリコン暦を多孔質シリコン酸化膜層に変換する工程とを具備してなるSOI構造半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体装置、特にSOI(Silicon On Insulator)構造半導体装置の製造方法に関す るものである。

(従来の技術)

第2回は、IEDM 84 P800~803 に記載され るようを従来のSOI構造半導体装置の製造方法 を示す工程新面図である。この従来方法では、ま ず、 P 型シリコン基板 1 の表面 側に高濃度 P 型層 (P*層) 2 をイオン・インプランテーションまた は拡散法により形成する(第2図(a))。しかる後、 そのP型シリコン基板1上に、N型エピタキシャ ル層の形成と、周知のホトリソ・エッチング技術 により、所望のN型シリコン島3を形成する(第 2回(b))。その後、陽極化成処理により、高級度 P型層 2 を多孔質シリコン層 4 に変化させる(第 2 図(c))。その後、無酸化処理を施すことにより、 多孔質シリコン店 4 を多孔質シリコン酸化膜層 5 とし(第2図(d))、これにより多孔質ショコン酸 化銭階 5 により絶縁分離されたN型シリコン島 3 を有する構造を得る。との時、N型シリコン島3 の表面には薄く熱酸化膜 6 が形成される。なか、 この絶縁分離法は、多孔質シリコンの彼化速度と 単結晶シリコンの像化速度の差を利用した方法で ある.

(発明が解決しようとする問題点)

しかしながら、以上述べた従来方法では、高量度 P 型層 2 より 持られる 多孔 質 シリコン 層 4 の 度 が 比較的 大きいため、 この 多孔 質 シリコン 層 4 の 酸 化 時 に、 シリコン 島 3 に 転位・ 欠陥 が 発生 しや すく、 リーク 電焼 などの 業子 特性 の 劣化 を 招き やすいという間 題 点が あつた。

この発明は上配の点に鑑みなされたもので、 その目的は、上述したシリコン島への 転位・欠陥の 発生を抑制し、結晶性の 及好なシリコン島 を得る ことができる SOI 構造半導体装置の製造方法を 提供することにある。

(問題点を解決するための手段)

この発明では、P型シリコン基板の表面側に、 所定課金に高速度P型層、これより上の表面部に、 前記高速度P型層よりは低濃度のP型層を形成し、 そのようなP型シリコン基板上に単結晶N型シリコン島を形成した後、前記低濃度・高濃度P型層 を確価化成処理により多孔質シリコン層を多孔質シリコン酸化

エッチング技術により、所望の単結晶N型シリコン島!4を形成する(第1図(b))。

その後、陽低化成処理により、低濃度P型層13 と高濃度P型層12を多孔質シリコン層15,16 とする(第1図(c))。との時、生成される多孔質シリコン層15,16の密度は、変換前のP型層の愛度に依存する。深い部分の多孔質シリコン層 6 は、高濃度P型層12より得られるため、密度は比較的大きくなる。一方、N型シリコン 814 面下の表面側の多孔質シリコン層15は、低濃度P型層13より得られるため、密度は小さく。

その後、熱酸化処理を施して、多孔質シリコン層15,16を多孔質シリコン酸化製厂17,18とすることにより(第1図(d))、数多孔質シリコン酸化製厂17,18で絶験分離されたN型シリコン島14を有する構造を得る。この時、N型シリコン島14で発生する転位や欠略は抑制される。また、この熱酸化処理により、N型シリコン島14

膜層とする。

(作用)

とのような方法によれば、陽極化成処理される P型層の表面側が低機度層であるため、単結晶N 型シリコン島直下の多孔質シリコン層密度は小さくなる。

(実施例)

以下との発明の一実施例を第1回を参照して説明する。

次に、そのP型シリコン基板11の表面上に、 N型エピタキシャル層の形成と、周知のホトリソ・

の表面には、 無酸化膜 1 9 が薄く形成される。 な シ、この絶縁分離法は、 多孔質 シリコンの酸化速 度と単結晶 シリコンの酸化速度の差を利用した方 法である。

(発明の効果)

以上許別のでは、 を受けるというのでは、 を関連したようのでは、 を関連したようのでは、 を関連したようのでは、 を関連した。 のののでは、 のののでは、 ののでは、 のののでは、 ののでは、 ののででは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 のので

特開昭62-108539(3)

4. 図面の簡単な説明

(図面)

第1 図はこの発明のS O I 構造半導体装置の製造方法の一実施例を示け工程断面図、第2 図は従来の方法を示け工程断面図である。

1 1 · · · P 型シリコン基板、1 2 · · · 高級度 P 型層、1 3 · · · 住機度 P 型層、1 4 · · · 半結晶 N 型シリコン島、1 5 , 1 6 · · · 多孔質シリコン層、1 7 , 1 8 · · · 多孔質シリコン酸化膜層。

特許出職人 神電気工業株式会社 代理人 弁理士 寿 施 弘











